1、微電子相關(guān)專業(yè)，碩士學(xué)歷； 2、熟悉Verilog RTL Design、Cell Library、Synthesis、Simulation、Timing Analysis等相關(guān)IC Design Flow； 3、有Scan/ATPG、Memory BIST、Boundary Scan、Functional Pattern Generation、ATE相關(guān)經(jīng)驗(yàn)者佳； 4、熟悉DFT Tool(例如DFTCompiler、TetraMAX、FastScan、TestKompress、DFTMAX、MBISTArchitect)者尤佳； 5、積極負(fù)責(zé)、勇于迎接挑戰(zhàn)，對(duì)于Nanometer SoC DFT Implementation與Flow Development有興趣者。
負(fù)責(zé)先進(jìn)制程IC的DFT Planning、Implementation、Verification，DFT電路設(shè)計(jì)，以及DFT Flow Automation/Development。